TS-SLD

TS-SLDは、TOPS Libを使用して記述したRTLを完全にサイクル・アキュレイトなC言語記述に自動変換するソフトウェアです。変換されたC言語記述のモジュールの静的なスケジューリングにより、高速なサイクル・ベース・シミュレータを構成できます。

• RTLからC言語記述への自動変換（サイクル精度：100％）
• 高速シミュレーション

プロセッサを含む所謂SoCの開発は、その開発過程において、動作モデル（Behavior Model）、RTLモデル、ゲート･モデル（Gate Model）、物理モデル（Physical Model）の4つの段階があります。

従来の開発手法では、プロセッサを含むSoCの動作モデルをC言語等の高級言語で記述し、アーキテクチャの検証を行った後に、LSIとして実装するためにVHDLやVerilogといったハードウエア記述言語でRTLモデルを記述します。通常、ターゲットとなるLSIのより詳細なモデルを記述するというRTLモデルの段階で修正が入るため、初期の動作モデルとRTLモデルが一致しなくなるという問題が生じます。
理想的には、動作モデルとRTLを完全に一致させる必要があります。

トプスシステムズ社では、C言語記述による動作モデルで得られるシミュレーション速度をRTLモデルで実現することにより、こうした問題を解決するソリューションを提供しています。

またTS-SLDでは、ソフトウエアモデルの特長を生かし、システムレベルでのHW/SW協調検証を可能にしています。これに対し、従来のハードウエア･エミュレータによる手法は、高価で高速ですが、ハードウエアだけをターゲットとしており、またRTLではLSIのみの検証が精一杯です。

TS-SLDには幾つかの適用方法があります。次の図はその一例で、LSI全体がTS-SLDを使用してCモデルに変換された場合です。

システム環境の中にRTLモデルとCモデルが共存する場合は、RTLシミュレータのCモデルインターフェイス（PLIやFLI）を使用してRTLモデルとCモデルの協調シミュレーションを行います。

また、システム内に非同期モデルが存在する場合、TS-SLDは非同期のモデルをサポートしていませんが、上記のRTLとCモデルの協調シミュレーションのメカニズムを使用して、システム全体のシミュレーションを行うことができます。