|
MC |
32-bit RISC型プロセッサ・コア
-
基本アーキテクチャ：Load-Storeアーキ
-
パイプライン：5段
-
命令長：16-bit (基本)
32-bit/48-bit(プリフィックス付き)
-
命令数：171命令
最大256命令(n-bit データ処理)
-
オペランド：2オペランド(基本)
3オペランド(特殊命令)cc
-
メモリ空間：4GByte
-
MMU：オプション
-
特権モード：ユーザ/スーパーバイザ
-
実行モード：ノーマル/ステップ実行/分岐トレース
-
低消費電力モード：ノーマル/ストップ/ドーズ
-
割込みコントローラ：内蔵(外部割込：最大16)
-
プロセッサ・バス：命令1系統(64-bit)、データ2系統(32-bit, 128-bit)
-
デバッグ・コントローラ：プロセッサ・バス毎
|
-
OS等のシステム制御用
-
16-bit長のコンパクトな命令
-
最大256本の汎用レジスタ
-
ビット処理系の命令内蔵
-
拡張ハーバード型のバス
-
命令プリフェッチ機構
-
ストリーム処理機構（インターロック機構あり）
-
TOPSTREAM™ S-bus I/F内蔵
|
|
ITLB |
MC用命令TLB（オプショナル）
|
-
応用に適した構成を選択可能
-
ゼロ・サイクル・アドレス変換
|
|
DTLB |
MC用データTLB（オプショナル）
|
-
応用に適した構成を選択可能
-
ゼロ・サイクル・アドレス変換
|
|
MIC |
MC用命令キャッシュ（オプショナル）
-
コンフィギュアブル（容量、セット数等）
-
命令キャッシュ・バス：64-bit
|
|
|
MDC |
MC用データキャッシュ（オプショナル）
-
コンフィギュアブル（容量、セット数等）
-
命令キャッシュ・バス：32-bit
|
|
|
DPE |
32-bit RISC型＋n-bitデータ処理プロセッサ・コア
-
基本アーキテクチャ：Load-Storeアーキ
-
パイプライン：5段
-
命令長：16-bit (基本)
32-bit/48-bit(プリフィックス付き)
-
命令数：68命令(32-bit RISC)
最大256命令(n-bit データ処理)
-
オペランド：2オペランド(基本)
3オペランド(特殊命令)
-
汎用レジスタ：32-bit ×16本×16バンク(最大)
n-bit ×16本×16バンク(最大)
-
メモリ空間：4GByte
-
特権モード：ユーザ/スーパーバイザ
-
実行モード：ノーマル/ステップ実行/分岐トレース
-
低消費電力モード：ノーマル/ストップ/ドーズ
-
割込みコントローラ：内蔵(外部割込：最大16)
-
プロセッサ・バス：命令1系統(128-bit)、データ2系統(128-bit, 128-bit)
-
デバッグ・コントローラ：プロセッサ・バス毎
|
-
最大8個のDPEを搭載可能
-
応用に適した命令を搭載可能
-
デュアルISA[4]による高い拡張性
-
命令プリフェッチ機構
-
ループバッファ機構
-
ストリーム処理機構
（インターロック機構あり）
-
TOPSTREAM™ I-bus I/F内蔵
-
TOPSTREAM™ D-bus I/F内蔵
-
TOPSTREAM™ S-bus I/F内蔵
|
|
TOPSTREAM™ I-bus |
命令用オンチップ・バス
-
方式：分散アービトレーション型共有バス
-
トポロジー：マルチ・マスタ
-
バス・マスター数：最大8マスタ
-
アービトレーション：適応型ラウンドロビン
-
ステージ：3段（S0:Req, S1:Cmd/Addr, S2:Data）
-
スループット：1サイクル
-
アドレス：32-bit
-
データ：128-bit
-
モード：ノーマル/分岐先（2連続アクセス）
|
-
高いバンド幅の命令専用バス
(例：800Mbyte/s＠50MHz)
-
最大8命令/サイクルの転送能力
-
分岐先の優先アクセス機構
|
|
TOPSTREAM™ D-bus |
データ用オンチップ・バス
-
方式：分散アービトレーション型共有バス
-
トポロジー：マルチ・マスタ×マルチ・スレーブ
-
バス・マスタ数：最大8マスタ
-
バス・スレーブ数：最大8スレーブ
-
アービトレーション：適応型ラウンドロビン
-
ステージ：3段（S0:Req, S1:Cmd/Addr, S2:Data）
-
スループット：1サイクル
-
アドレス：32-bit
-
データ：128-bit
-
モード：ノーマル/ロック
|
-
高いバンド幅のデータ専用バス
(例：800Mbyte/s＠50MHz)
-
ロック機構による優先度調整可
|
|
TOPSTREAM™ S-bus |
データ用オンチップ・バス
-
方式：分散アービトレーション型共有バス
-
トポロジー：マルチ・マスタ×マルチ・スレーブ
-
バス・マスタ数：最大9マスタ
-
バス・スレーブ数：最大8スレーブ
-
アービトレーション：適応型ラウンドロビン
-
ステージ：3段（S0:Req, S1:Cmd/Addr, S2:Data）
-
スループット：1サイクル
-
アドレス：32-bit
-
データ：128-bit
-
モード：ノーマル/ロック/スプリット
|
-
高いバンド幅のデータ専用バス
(例：800Mbyte/s＠50MHz)
-
ロック機構による優先度調整可
-
スプリット・トランザクション
|
|
IM |
オンチップ命令用メモリ
-
容量：コンフィギュアブル
-
データ幅：128-bit
-
バスI/F：TOPSTREAM™ S-bus (Read/Write)TOPSTREAM™ I-bus (Read Only)
|
-
応用に適した構成を選択可能
-
バス間アービトレーション機構
|
|
DM |
オンチップデータ用メモリ
-
容量：コンフィギュアブル
-
データ幅：128-bit
-
バスI/F：TOPSTREAM™ D-bus (Read/Write) TOPSTREAM™ S-bus (Read/Write)
|
-
応用に適した構成を選択可能
-
バス間アービトレーション機構
|
|
IPU |
オンチップ・ペリフェラル・インターフェイス
-
バス・インターフェイス：TOPSTREAM™ S-bus
-
バス・ブリッジ機能：AMBA APB 32-bit bus
-
内蔵機能：タイマ、プロセッサ間通信レジスタ
|
|
|
BC |
外部バス・コントローラ(オプショナル)
-
外部メモリI/F：ROM, FLASH, SDRAM, DDR
-
内部バスI/F：MC(命令系:MIC、データ系:MDC)、
TOPSTREAM™ S-bus
-
メモリ・コントローラ機能
-
オンチップバス・アービトレーション
|
|
